不同于数位晶片、随机存取记忆体(RAM)均须倚赖奈米先进製程，才能提高逻辑密度及运算效能，同时减轻功耗、尺寸及生产成本；PMIC等各种类比晶片对电晶体密度的要求则较低，反而着重在晶圆后段导线製作或深沟层隔离(Deep Trench Isolation, DTI)等技术，以改善导通电阻(RDS(ON))及各种操作特性，因此主流製程仍停留在0.18微米以上，晶圆尺寸也还在用六吋、八吋方桉，每2年晶片体积微缩比率仅有10～25%。 

    然而，杨登棠分析，目前行动装置PMIC内部至少都有二十到五十个功能区块，且接脚数超过两百个；加上晶片商正致力研发类比/数位异质晶片整合型PMIC，而新增的MCU、DSP、杂讯消除IC等数位核心一定要以先进製程来做才能发挥经济效益，在PMIC整合度不断翻升之下，朝奈米製程演进的需求已开始涌现。同时，相关大厂考量先进製程成本较高，更研拟在2～3年内全面改搭12吋晶圆生产，将晶片产出数量提升两倍以上，进而缩减10%左右的量产成本。 

    据悉，Dialog最新PMIC已整合多颗整流器(Regulator)、低压差线性稳压器(LDO)、通用序列汇流排(USB)介面、立体声音讯编码器(Audio Codec)和其他驱动IC，足见异质整合PMIC设计热潮已开始在业界发酵。 

    因应新世代PMIC製作需求，杨登棠透露，联电将部署0.11微米、65/55奈米BCD(Bipolar-CMOS-DMOS)等多元製程。其中，0.11微米方桉已开始试产，今年底将正式上线，该公司旗下七个八吋晶圆厂将有五个支援此製程节点，至于65/55奈米BCD方桉则是未来主攻重点，将持续加码投资。此外，联电近期还与一家晶片厂携手合作90奈米客製化PMIC製程，并已进入测试阶段。 

    拓墣产业研究所半导体中心研究员许汉州补充，从台积电、联电和格罗方德(GLOBALFOUNDRIES)等晶圆代工大厂的角度来看，行动装置或更前瞻的穿戴式电子产品基于尺寸、电容量和成本限制，除刺激应用处理器、通讯处理器加速整合外，亦将驱动PMIC成为系统另一个关键核心，逐步整併其他控制IC或数位硅智财(IP)，以实现轻薄、低功耗的高整合设计架构。