据报道，台积电日前宣布将推出6纳米制程，主要采用与7纳米兼容的设计规则及硅智财模型，但会比7+纳米多一层EUV光罩，芯片密度则会提升18%。6纳米推出的时间较晚，明年第一季才开始进入风险试产，而且是在明年5纳米量产之后才进入量产，主要是让还不想进入5纳米技术的客户，可以提供低风险的设计微缩，并让7纳米芯片采用者有一个降低成本的选项。

 

　　台积电针对5纳米打造的Fab 18第一期已完成装置并顺利试产，预期明年第二季拉高产能并进入量产。与7纳米制程相较，5纳米芯片密度增加80%，在同一运算效能下可降低15%功耗，在同一功耗下可提升30%运算效能。

 

　　台积电在5纳米导入极低临界电压(ELVT)晶体管设计，在ELVT运算下仍可提升25%运算效能。台积电也将在5纳米量产后一年推出5+纳米，与5纳米制程相较在同一功耗下可再提升7%运算效能，或在同一运算效能下可再降低15%功耗。5+纳米将在2020年第一季开始试产，2021年进入量产。