北京时间02月26日消息，中国触摸屏网讯，东芝2013年2月22日宣布，面向智能手机等便携终端开发出了可降低SoC混载用SRAM耗电量的电路技术。此次开发出了能够降低工作功耗和待机功耗的电路技术，确认可将工作功耗降低27％，将待机功耗降低85％。

       工作时耗电量的削减以优化工作电压为目标。东芝在发布资料中介绍称，大多IC逻辑电路在电压下降时可降低工作功耗，而SRAM在电压下降时有时反而会使工作电压增加，因此，此次开发了可确认能使功耗最小的工作电压的技术。

       此次东芝的着眼点是用来传输读取数据的位线。据东芝介绍，该布线的充放电占SRAM工作功率的大部分。此次为SRAM配备了由利用位线的时钟生成电路与监测该时钟频率的电路构成的位线功耗计算器，使原来难以做到的字线工作功耗的预测成为可能。这样，只要选择能使字线的工作功耗与其他电路消耗的工作功耗的合计值变得最小的电压，就能使SRAM以符合工作条件的最小功耗工作。

       另外，在待机时的功耗方面，东芝做了如下介绍。在便携终端的SoC中，SRAM的待机功耗占到芯片整体待机功耗的大半，要想降低待机功耗，就必须削减向SRAM实时供电的模拟电压控制电路的电压控制放大器的功耗。因此，此次开发了在SRAM电压控制电路采用数字方式的数字控制保存电路。

       这样便能够以数字方式保存向SRAM供电的电压控制缓存的大小信息，从而周期性地起动电压控制放大器，更新缓存大小，这样便可大幅降低功耗。另外还使多个SRAM共用同一电压控制放大器，并依次更新缓存大小信息，采取该措施后，与原来的模拟方式相比，电源控制电路的面积增大被控制在了最小限度。

       东芝已经确认，凭借此次开发的字线功耗计算器以及数字控制保存电路，试制芯片的工作功耗比采用原来技术时降低了27%，待机功耗降低了85%（在25°C下工作时）。另外，其中任何一项技术均可在广泛的温度范围内有效发挥作用。