编按：资深前分析师Richard从财务面、技术面、竞争力分析等角度深度解析台积电，科技新报取得独家授权，4篇专文报导，带你了解这间台湾举足轻重的半导体巨擘。前篇已分析了台积电的财务面，这篇来讲述它的技术面。
10nm制程于end-2016三强对决
面对SamsungLSI在先进制程技术上步步进逼，台积电为重新取回在foundry产业的制程领先地位，一改以往研发单位一个制程（technologynode）完成，移交给制造部门，再开发下一个制程的流程，直接用两个团队平行研发，同时开发10nm和7nm制程，而不是等10nm做好再做7nm。这也是台积电宣称，从16nm到10nm要花将近两年，但是从10nm到7nm预计只要花5季。目前进度，10nm预计end-2016量产，early-2017waferout。
台积电研发中的10nm制程技术，和16nmFinFET+比较，在同样耗电之下，10nm制造的芯片产品速度快20%，在同样速度之下，耗电少40%，gatedensity则是16nmFinFET+的2.1X。预计4Q15将验证制程技术（technologyqualification），1Q16~2Q16客户产品tapeout，Late-4Q16量产（或Early-1Q17初）、1Q17出货。
虽然目前台积电、SamsungLSI和英特尔3家厂商的10nm都预计在end-2016量产，但英特尔可能于10nm导入新的all-aroundgate，台积电和SamsungLSI还是用3DFinFET，如果3家公司都没有延误，顺利在end-2016量产10nm的话，英特尔的技术还是领先一步。
10nm产业界看来，会是一个很大的制程世代（technologynode），无论是生命周期或产品数量，都会是一个重要的世代，因为：
从技术发展看，10nm的cost和performance的进步，比22/20nm到14/16nm更大。
从28nm以来，costpertransistor首度于10nm开始下降。
LAMResearch预测到end-2018，foundry产业的10nm产能会成长到140~150K/m。可以想见，10nm将会是一个非常重要的战争，也会是台积电和SamsungLSI的第一次“正面”、“同时”、“基础接近”的一次大对决，因为：
45nm到32/28nm，SamsungLSI和Apple互利的结合，台积电没有真正加入竞争，20nm台积电一出手就全拿AppleAP订单，但Samsung放弃22/20nm（只有做自家产品）直接跳到14nm又打败台积电16nm（至少在时间上），这几个世代，比较像是商业策略运用，不像正面对决。
首度，台积电和SamsungLSI在下一代10nm制程技术，量产时间类似（end-2016），技术方向也类似，让客户可以好好比较，不像以前，SamsungLSI主力用45nm时台积电用40nmhalfnode，Samsung量产32nm时台积电用28nmhalfnode（台积电的32nm只有研发没有量产），SamsungLSI的14nm和台积电的16nm规格也有差异，不好比较。还有HKMG或SiO2、gatelast或gatefirst之差异，让客户有长远技术走向的不同考量。到了10nm制程世代，则是直接硬碰硬的竞争1.cost、2.performance、3.power（漏电）、4.yield。
台积电7nm制程的技术抉择
台积电的7nm制程技术重点，是选择FinFET下一代新的电晶体结构、以及在不使用EUV曝光之下，如何让浸润式微影多重曝光可以顺利推进到7nm。相对以前是一个制程接着一个制程的研发，这次台积电在研发10nm新制程的同时，也同步启动研发下一代的7nm制程技术，预计1Q17进行制程验证，7nm将高度相容于10nm的技术成果和制程设备，90%的10nm设备可以继续用在7nm。并可以利用10nm学习到的制程能力，快速提升良率。
台积电的7nm将不会大量使用EUV设备，但EUV会从7nm开始小量投入研发生产，而大量使用在5nm制程。台积电的7nm因为技术还没有确定，还不知道performance、pwoer、density相对10nm的进步程度。台积电认为相对于10nm是一个相对比较短node，而7nm和16nm一样，属于生命周期比较长的technologynode。
InFO技术让台积电取得100%A10订单，长期将改变封装产业生态
台积电的晶圆级封装（WaferLevelPackage，WLP）技术原本发展的是CoWoS（Chip-on-Wafer-on-Substrate）技术，因良率和材料成本太贵，只有用在少数高端GPU和FPGA产品，其后发展的以业界Fan-Out封装技术为基础的InFO（IntegratedFan-Out）技术，在成本和良率上，则取得了重大成功，和FlipChipBGA/CSP比较，InFO优点如下：
可用在高pincount的复杂芯片。
用封胶面板（MoldingPanel）或称为重构晶圆（ReconstitutedWafer）取代传统FlipChip使用的载板（substrate），成本便宜，而且
厚度减少超过20%。
提高芯片performance20%。
散热效果多10%
台积电似乎已经克服了InFO各种困难的良率问题，为先进AP提供一个更薄的formfactor、更便宜、良好可靠度的晶圆级封装技术方案。目前看起来台积电的InFO技术已经开发完成，并通过Apple的验证，正在龙潭封装厂积极建置产能中，第一代InFO预计2Q16量产，应该会配合16nmAppleA10订单量产，预计4Q16可贡献US$100M营收。
虽然营收贡献比例不高，但可成为10nm竞争AppleA10AP的加分因素，甚至因为台积电InFO和SamsungLSI的类似封装技术完全不同，用同样的die做出来的芯片（chip）formfactor不同，除非在手机内预留空间，否则A10芯片将无法分给两家不同的封装技术来生产，但既然用InFO目的就是将芯片减薄，在机构设计上当然会充分利用减薄后的空间，将无法使用SamsungLSI生产的不同厚度的芯片，因此也就无法像A9一样分给台积电和SamsungLSI两家共同生产。因为InFO技术，AppleA10可能从两家供应商，又改回选择台积电成为独家供应商，果真发生的话，InFO带来效益则非常大，不只是封装本身US$100M营收而已，还让台积电变成A10独家供应商。
如果2016年Apple使用台积电InFO成功，2017年之后，其他客户如Qualcomm和MTK势必跟进，InFO产能需求大增，客户也会要求有secondsource，研判台积电不排除将InFO技术授权给专业封装厂使用，毕竟台积电的核心业务是晶圆制造，不是封装。长期来看，对ICSubstrate产业影响很大，尤其是做手机用的FlipChipCSP厂商，其次是FlipChipBGA厂商，封装厂多有发展自己的晶圆级封装技术，或可取得InFO授权，影响比较小。2016年马上受影响的是Apple的AP载板供应商Ibiden和SEMCO。
台积电正在开发第二代InFO技术，将配合10nm和7nm制程技术的进度量产。
TN Choice
2016-08-19 15:04
TechWeb
06-08
阅读(2675)
行业资讯
TechWeb
05-29
阅读(6472)
行业资讯
