华为海思的麒麟990 5G采用了台积电的7nm EUV，AMD今年通过与台积电7纳米合作，旗下CPU和GPU销量大涨，原本对7nm没有兴趣的英伟达也在迅速跟进，AMD也追随台积电的步伐，下单5nm EUV，赛灵思持续向5nm推进。目前，台积电7nm制程订单目前满载，市场供不应求，5nm制程还未大规模量产，已经遭到苹果、海思、超微等厂商哄抢。

 

　　未来，半导体新工艺的发展前景如何？会在哪些领域发挥越来越重要的作用？

 

　　针对以上问题，与非网开展了新一期专题《超摩尔时代的半导体工艺、材料创新》，本次访谈，与非网特邀Cadence公司产品管理总监Jeremiah Cessna参加了讨论。

 

　　超摩尔时代，异构集成给芯片设计带来新挑战

 

　　随着摩尔定律失效的大限日益临近，我们即将迎来超摩尔时代。为了满足5G、IoT、汽车等复杂应用的需求，模拟、RF和混合信号设计必须支持不同的基板技术，且与多IC环境集成。Cadence专注于开发符合异构器件需求的集成和分析解决方案，帮助设计师实现单芯片IC(SoC)方案无法达成的性能目标。但与此同时，异构集成也给芯片设计带来了全新的挑战。

 

　　设计复杂异构系统最大的挑战是，设计师需要摆脱“传统芯片设计”的思维模式。设计师不能像过去一样只关注单一模块或IC，而是要将采用不同工艺技术的多IC集成封装视为常态；且必须综合考虑设计层次，才能满足系统的功耗和性能目标。复杂的设计实现之外，散热和信号集成也愈发成为复杂异构系统设计的重要挑战。

 

　　工艺节点迅速向更低延伸，提高生产力是王道

 

　　半导体制造工艺发展迅速，从28nm到7nm只用了5年时间，而7nm还未成为主流，5nm马上就要量产，业界一直在预估工艺节点未来的走向，哪种工艺节点会成为未来的主流。Jeremiah Cessna表示，采用现有工艺节点的客户需求依旧强劲。究竟未来哪种节点会成为主流，现在断言还为之过早，不同的工艺节点都拥有独特的价值定位，在市场上也都会占有一席之地。Cadence将一如既往地为所有主流代工厂采用的工艺节点提供支持。

 

　　半导体工艺进入7nm节点后，前段与后段制程皆将面临更严峻的挑战，代工厂和客户对尖端工艺节点的首要诉求是提高设计生产力。先进节点的推进也为设计的复杂性带来几何倍数上升，对设计能力的需求也快速更迭。设计产能毕竟是有限的，我们能做的只有利用一切可用资源，提高生产效率。

 

　　Jeremiah Cessna认为，7nm节点时代，很多老牌传统设计厂商都积极开发新的工作流程和方法论，力图提高整体设计效率。客户、代工厂与Cadence的合作让生产力的提高成为可能。

 

　　硅光技术将从实验室迈向主流应用

 

　　除了前段和后段制程带来的挑战，5nm工艺的成本也会大幅度提升，一般芯片公司难以承受，这被视作大规模应用的障碍，业界也在寻找5nm能够大规模应用的领域。Jeremiah Cessna介绍，2011年，我们刚开始支持finFET工艺，业界对其工艺复杂性、设计实现的成本，以及价值定位等问题普遍有所担忧；但我们所做的一切努力都是为了推动技术与行业的进步，而不是与技术的发展背道而驰。整体来讲，半导体行业一直都在克服挑战，随着高性能IC的发展不断提高标准，并推动市场成长。

 

　　接下来几年，基于硅片的光电技术将被传统的电子系统设计所采纳。Jeremiah Cessna相信，硅光技术将从实验室快速走向主流应用，提高性能，降低功耗，并在多个行业拥有一席之地。